

המרכז האקדמי לב

**הפקולטה להנדסה ומדעי המחשב
החוג להנדסת חשמל ואלקטרוניקה**

פרויקט גמר באלקטרוניקה

פיתוח מערכת מבוססת FPGA להתראת נפילה לחולי דמנציה

**קליטת תמונה בזמן אמת ממצלמת OV7670 והצגתה דרך
כרטיס Artix-7, על מנת לאפשר עיבוד תמונה לזיהוי
עמידה ממושכת לחולי דמנציה**

**מגיש: יוסי ברים
מנחה: מר ערן שלום**

תודות

[תוכן התודות...]

תקציר (Abstract)

[תקציר הפרויקט בעברית...]

תוכן העניינים

7	1 מבוא
7	1.1 רקע ומוטיבציה
7	1.2 חלוקת העבודה והגדרת תכולת הפרויקט (Scope)
7	1.3 מבנה הדוח
8	2 רקע תיאורטי וסקירת ספרות
8	2.1 מבוא לפרוטוקול VGA וקונספט תוחת האלקטרוניים (CRT)
8	2.2 סריקה קווית (Raster) (Scan) ומנגנון ה-Retrace
9	2.3 תזמוני המסך: מהפיזיקה למימוש הלוגי (RTL)
10	3 פיתוח ושיטות
10	3.1 ארכיטקטורת המערכת וזרימת הנתונים
10	3.2 מימוש בקר התצוגה (VGA Controller)
12	3.2.1 מילון אותות מרכזיים וממשקים
12	3.2.2 עיבוד הפיקסל וניתוב לערוצי צבע (RGB)
13	3.2.3 המרת אותות דיגיטליים לאנלוגיים (DAC) וממשק מחבר ה-VGA
13	3.3 ניהול תחומי שעות (Clock Domains) וארכיטקטורת הזיכרון
13	3.3.1 מחולל השעונים (Clock Generator)
13	3.3.2 זיכרון התמונה (BRAM) Frame (Buffer)
13	3.3.3 ממשק הזיכרון וסנכרון נתונים למסך
15	4 תוצאות: סימולציות ואימות חומרה (Verification) & Validation
15	4.1 מבוא לסימולציות: מבט-על על זרימת נתונים
15	4.2 אימות לוגי בסביבת ModelSim
15	4.2.1 אימות מסלול הנתונים והסנכרון: VGA Controller ↔ BRAM
15	4.2.2 אימות חוקיות הפרוטוקול האופקי
17	4.3 אימות פיזי על גבי הסיליקון (Post-Silicon Validation)
17	4.3.1 מעבר מתיאוריה לסיליקון ומגבלת "הקופסה השחורה"
18	4.3.2 עלות הדיבוג וניתוח Trade-offs בשימוש ב-ILA
18	4.3.3 אימות מסלול הנתונים בזמן אמת ב-ILA
20	5 הצעת שדרוג ארכיטקטונית: שילוב AI Edge ומעבד פנימי
21	6 דיון, סיכום ומסקנות

רשימת האיורים

1	מבנה פנימי של מסך CRT והמחשת מנגנון תותח האלקטרונים	8
2	המחשת מסלול הסריקה הקווית (Raster) (Scan) ותהליכי ההחזרה (Retrace) האופקית והאנכית	9
3	תרשים מלבנים של ארכיטקטורת המערכת וזרימת הנתונים	11
4	תרשים תזמונים של המונים האנכיים והאופקיים	11
5	תרשים זרימה של עיבוד הפיקסל: מזיכרון ה-BRAM, דרך מנגנון הרישום והסנכרון, ועד לניתוב למרבב ולערוצי ה-RGB	14
6	סכמה חשמלית של רשת הנגדים (DAC) ומחבר ה-HD-DB15	14
7	תרשים חשמלי המציג את סולם הנגדים בכרטיס (משמאל) ואת נגד הסיומת במסך (מימין)	15
8	ממשק הקינפוג של ה-Wizard Clocking ב-Vivado	16
9	תרשים בלוקים של זיכרון ה-BRAM בתצורת Dual-Port	16
10	קטע מקוד ה-VHDL המציג את תרגום הקואורדינטות ואת מנגנון ה-Register Pipeline	17
11	מבט-על המגדיר את גבולות הגזרה: תחום הקליטה (מסגרת אדומה) אל מול תחום התצוגה (מסגרת כחולה)	18
12	סימולציית ModelSim המאמתת את מסלול הנתונים והסנכרון בין הזיכרון לבקר	18
13	מבט-על של סימולציית מחזור שורה שלם (T_s)	19
14	אימות דופק הסנכרון האופקי (T_{pw})	19
15	אימות שלב ה-Porch Back (T_{bp})	20
16	אימות האזור הפעיל (T_{disp})	20
17	אימות ה-Porch Front (T_{fp})	21
18	המחשת מגבלת הדיבוג החיצוני: ה-FPGA כקופסה שחורה	21
19	מפת המשאבים על גבי הסיליקון (Device View) המציגה את תוספת החומרה עבור ה-ILA	22
20	השוואת דוחות Utilization ב-Vivado לפני ואחרי שילוב ה-ILA	22
21	דגימת ILA מתוך הסיליקון המאמתת את זרימת הנתונים בזמן אמת	23

רשימת הטבלאות

1	פרמטרי תזמון VGA - מהצורך הפיזיקלי ועד למימוש בחומרה	10
---	--	----

1 מבוא

1.1 רקע ומוטיבציה

נפילות בקרב קשישים וחולי דמנציה מהוות גורם סיכון משמעותי, הדורש מענה טכנולוגי מהיר ואמין. מערכות ניטור וידאו מסורתיות סובלות לעיתים מעכבות (Latency) גבוהות או מתבססות על שירותי ענן הפוגעים בפרטיות המטופל. פרויקט זה מתבסס על מערכת משובצת (Embedded System) המיושמת על גבי רכיב, FPGA, במטרה לאפשר עיבוד וידאו מקומי ובזמן אמת, תוך הצגת הנתונים על גבי מסך לשם בקרה וניטור.

1.2 חלוקת העבודה והגדרת תכולת הפרויקט (Scope)

מערכת הבסיס עליה עבדנו נועדה לקלוט תמונה, לנהל את הזיכרון ולהציגה על גבי מסך חיצוני. העבודה בפרויקט חולקה לשני צירים מרכזיים המשלימים זה את זה:

□ **עיבוד תמונה גולמי וגילוי תנועה (אלעד אסבג):** מימוש לוגיקה לזיהוי שינויים במרחב הפיקסלים לאורך זמן. גישה זו מתריעה על תנועה במרחב, אך חסרונה המרכזי הוא רגישות יתר והתראות שווא (False Positives) הנובעות מכל שינוי ויזואלי בסביבה, ללא הבחנה סמנטית בין אדם לעצם דומם.

□ **אימות ממשקי חומרה וארכיטקטורת AI Edge (יוסי ברים - מוקד דוח זה):** החלק הראשון של עבודה זו מתמקד בתהליכי אימות מחמירים (Verification) & Validation של מסלול הנתונים מהכרטיס למסך. חלק זה כולל למידה, הוכחה וניתוח מעמיק של פרוטוקול ה-VGA, תוך שימוש בכלי סימולציה (ModelSim) ובדיקות חומרה פיזיות על הסיליקון (ILA). החלק השני מציע שדרוג ארכיטקטוני למערכת: מעבר מזיהוי שינויים גולמי לשילוב אלגוריתמי בינה מלאכותית (Edge AI) באמצעות מעבד משובץ (MicroBlaze), לשם זיהוי אדם ספציפי (Human Detection) ומניעת התראות שווא.

1.3 מבנה הדוח


דוח זה מתמקד באחריות שהוגדרה לעיל. תחילה נסקור את הפיזיקה והתיאוריה מאחורי פרוטוקול ה-VGA ומעגלי התצוגה. לאחר מכן נציג את ארכיטקטורת המערכת, תהליכי הפיתוח, ואימות החומרה המלא (הן בסימולציה והן בפוסט-סיליקון). לבסוף, נציג את הצעת השדרוג הארכיטקטונית המבוססת על שילוב מודל AI ומעבד פנימי.

2 רקע תיאורטי וסקירת ספרות

2.1 מבוא לפרוטוקול VGA וקונספט תותח האלקטרונים (CRT)

טכנולוגיית ה-VGA פותחה במקור עבור מסכי שופרת קרן קתודית (CRT - Cathode Ray Tube), אשר פעולתם מבוססת על פיזיקה אנלוגית. מנגנון התצוגה פועל באמצעות "תותח אלקטרונים" היורה קרן פיזית על גבי מסך המצופה בזרחן, כאשר עוצמת הזרם היא זו שקובעת את רמת ההארה של כל פיקסל.

נקודה קריטית להבנת תזמוני הפרוטוקול היא המורשת האנלוגית שלו: אף על פי שהמסכים המודרניים כיום מבוססים על טכנולוגיות דיגיטליות (כגון, LCD פרוטוקול ה-VGA עדיין מחייב שידור של אותות שהייה. אותות אלו נועדו היסטורית לאפשר לקרן האלקטרונים הפיזית זמן תנועה וחזרה לתחילת שורה או מסך, (Retrace) ולכן גם בקרים מודרניים ב-FPGA נדרשים לממש זמנים אלו במדויק.




איור 1: מבנה פנימי של מסך CRT והמחשת מנגנון תותח האלקטרונים

2.2 סריקה קווית (Raster Scan) ומנגנון ה-Retrace

הצגת התמונה על גבי המסך מתבצעת בשיטת סריקה קווית (Raster Scan). בשיטה זו, ציור התמונה מבוסס על קרן הסורקת את מערך הפיקסלים באופן שיטתי ומחזורי: משמאל לימין עבור כל שורה בנפרד, ומלמעלה למטה עבור הפריים כולו.

מאחר שתנועת הקרן חייבת להיות רציפה, נוצר מסלול סריקה דמוי "זיגזג" לאורך המסך. עובדה זו מכתיבה אילוץ הנדסי ופיזיקלי מרכזי בפרוטוקול: בכל פעם שהקרן מגיעה לקצה אזור התצוגה – בין אם בסוף שורה (קצה אופקי) ובין אם בתחתית המסך בסיום הפריים (קצה אנכי) – נדרש פסק זמן מוגדר כדי להחזיר אותה לנקודת ההתחלה.

פסק זמן זה מכונה החזרה (Retrace) אופקית או אנכית, בהתאמה. בזמנים אלו לא משודר מידע ויזואלי, והם מנוהלים במערכת באמצעות אותות הסנכרון כדי למנוע "מריחה" של התמונה.



איור 2: המחשת מסלול הסריקה הקווית (Raster Scan) ותהליכי ההחזרה (Retrace) האופקית והאנכית

2.3 תזמוני המסך: מהפיזיקה למימוש הלוגי (RTL)

כדי ליישם את סריקת המסך וההחזרות (Retrace) שנידונו לעיל, הפרוטוקול מגדיר ארבעה מצבי תזמון עיקריים עבור כל שורה (אופקי) ועבור כל פריים (אנכי). הטבלה הבאה מתארת את הפרמטרים האופקיים (עבור רזולוציה של 640x480) את הצורך הפיזיקלי המקורי במסכי ה-CRT, וכיצד אילוץ זה מתורגם הלכה למעשה למימוש הדיגיטלי (RTL) במערכת ה-FPGA שפותחה:

פרמטר	מחזורי שעות	הצורך הפיזיקלי המקורי	המימוש שלנו (RTL)
Display Active	640	הקרן מציירת את הפיקסלים הפיזיים על המסך משמאל לימין.	שליפת נתונים מה-BRAM ושידור צבע (RGB) פעיל.
Porch Front	16	מרווח זמן לקרן להתייצב בסוף השורה לפני שחזרת אחורה.	כיבוי מיידי של ה-RGB ל-'0000' למניעת מריחות.
Pulse Sync	96	מכת מתח (טריגר) שמאלצת את הקרן לקפוץ חזרה שמאלה.	הורדת האות הפיזי HSYNC ל-'0' למשך 96 שעות.
Porch Back	48	המתנה לייצוב הקרן בתחילת השורה החדשה בצד שמאל.	המשך השהיית ה-RGB על '0000' עד הגעה לפיקסל הראשון.

טבלה 1: פרמטרי תזמון VGA - מהצורך הפיזיקלי ועד למימוש בחומרה

3 פיתוח ושיטות

3.1 ארכיטקטורת המערכת וזרימת הנתונים


זרימת הנתונים במערכת בנויה כשרשרת עיבוד רציפה (Pipeline) המורכבת מארבעה מודולים עיקריים:

1. **קליטת נתונים**: (OV7670_capture) דגימת נתוני התמונה הגולמיים מחומרת המצלמה.
2. **אוגר תמונה (Frame Buffer)**: אגירת הנתונים בזיכרון פנימי מובנה מסוג BRAM.
3. **בקר תצוגה (VGA Controller)**: שליפת הנתונים מהזיכרון וייצור אותות הבקרה למסך.
4. **ממיר אותות A to D (Converter)**: המרת האותות הדיגיטליים לרמות מתח אנלוגיות.


3.2 מימוש בקר התצוגה (VGA Controller)

בקר ה-VGA מיושם בחומרה באמצעות שני מונים סינכרוניים: מונה אופקי ומונה אנכי. מחזור שורה שלם מורכב מ-800 פיקסלים (חיבור של 640 פיקסלים פעילים, 16 מחזורי Porch, Front ו-96 מחזורי Pulse, Sync ו-48 מחזורי Back). לפיכך, המונה האופקי (hsync_reg) סופר החל מ-0 ועד 799 ומתאפס.

המערכת פועלת בתדר שעות פיקסל של 25MHz (זמן מחזור של 40ns), המבטיח קצב רענון תקני של 60Hz. כאשר המונה נמצא מחוץ לתחום התצוגה הפעילה, הלוגיקה מאלצת את אותות הצבע (RGB) לערך '0000' למניעת מריחות צבע בעת החזרת הקרן.



איור 3: תרשים מלבנים של ארכיטקטורת המערכת וזרימת הנתונים



Symbol	Parameter	Vertical Sync			Horiz. Sync	
		Time	Clocks	Lines	Time	Clks
T_S	Sync pulse	16.7ms	416,800	521	32 us	800
T_{disp}	Display time	15.36ms	384,000	480	25.6 us	640
T_{pw}	Pulse width	64 us	1,600	2	3.84 us	96
T_{fp}	Front porch	320 us	8,000	10	640 ns	16
T_{bp}	Back porch	928 us	23,200	29	1.92 us	48

איור 4: תרשים תזמונים של המונים האנכיים והאופקיים

3.2.1 מילון אותות מרכזיים וממשקים

להלן פירוט האותות המרכזיים המנהלים את פעולת בקר ה-VGA:
שעון ומוני בסיס:

pxl_clk: שעון הפיקסלים של הבקר בתדר 25MHz, המניע את הלוגיקה הסינכרונית.

vsync_reg / hsync_reg: מונים המייצגים את מיקום הפיקסל הנוכחי בצירים X ו-Y.

ממשק זיכרון (BRAM):

addrb: אפיק כתובת מחושב בגודל 19 ביט, הנשלח אל ה-BRAM לשליפת הפיקסל.

doutb: אפיק נתונים בגודל 12 ביט, החוזר מהזיכרון ונושא את ערך הצבע.

בקרה וניתוב נתונים (Pipeline):

in_display_area: דגל לוגי המציין הימצאות באזור התצוגה הפעיל.

pxl_data_reg: אוגר דגימה (Register) לייצוב הנתונים הנשלפים מהזיכרון ומניעת גליצ'ים.

in_display_area_delayed: דגל אזור התצוגה מושהה במחזור שעון אחד, לפיצוי על עכבת הדגימה.

יציאות פיזיות למסך:

VGA_B, VGA_G, VGA_R: אותות ערוצי הצבע המנותבים ישירות לפינים הפיזיים.

VGA_VS_0, VGA_HS_0: פולסי סנכרון אופקי ואנכי הנשלחים החוצה לניהול המסך.

3.2.2 עיבוד הפיקסל וניתוב לערוצי צבע (RGB)

לאחר שליפת הנתונים מזיכרון ה-BRAM, נדרש עיבוד של הפיקסל וניתובו:

רישום ופיצול: המילה הנשלפת בגודל 12 ביט ננעלת באוגר pxl_data_reg ומפוצלת לשלושה ערוצים: אדום (vga_r_int(11:8), ירוק (vga_g_int(7:4), וכחול (vga_b_int(3:0).

סנכרון דגלי תצוגה: האות in_display_area_delayed מזהה האם הקרן באזור הפעיל.

סינון דיגיטלי (Multiplexing): כאשר הדגל פעיל ('1'), ערכי ה-RGB מנותבים ליציאות. בזמני ה-Porch וה-Sync, היציאות מאולצות לערך "0000" (שחור מוחלט).

3.2.3 המרת אותות דיגיטליים לאנלוגיים (DAC) וממשק מחבר ה-VGA

מאחר שמסך ה-VGA דורש אותות אנלוגיים רציפים, הוטמעה המרה באמצעות רשת נגדים (Resistor Network) פסיבית:

- **משקל פיזי לכל ביט MSB) לעומת: (LSB הביט המשמעותי ביותר (MSB) מחובר לנגד בעל הערך הנמוך ביותר (510Ω) ומזרים את מירב הזרם. הביט הפחות משמעותי (LSB) מחובר לנגד הגדול ביותר ($4k\Omega$) ותורם לכוונון עדין של הגוון.**
- **מחלק מתח דינמי:** הזרמים מהביטים הפעילים זורמים לאדמה דרך נגד הסיומת (75Ω) המובנה בתוך המסך. שילוב הנגדים יוצר מחלק מתח דינמי הממיר את רמות המתח הספרתיות ($0V - 3.3V$) למתח אנלוגי תקני.
- **אותות הסנכרון:** האותות HSYNC ו-VSYNC מוגנים באמצעות נגדי טור של 100Ω ומזינים ישירות את מחבר ה-HD-DB15.

3.3 ניהול תחומי שעון (Clock Domains) וארכיטקטורת הזיכרון

3.3.1 מחולל השעונים (Clock Generator)

באמצעות רכיב ה-Wizard Clocking ב-Vivado, שעון המערכת הראשי של הכרטיס ($100MHz$) מומר לשני שעונים נפרדים ויציבים:


- **שעון תצוגה (vga_pll):** שעון בתדר $25MHz$ המניע את בקר ה-VGA ואת פורט הקריאה של הזיכרון.
- **שעון מצלמה (xclk_pll):** שעון בתדר $24MHz$ המנותב החוצה לפין פיזי לסנכרון רכיב המצלמה.

3.3.2 זיכרון התמונה (BRAM Frame Buffer)


רכיב הזיכרון מומש כ-BRAM Dual-Port Simple בגודל $307,200 \times 12$ ביט (המכיל פריים מלא ברזולוציית 640×480). תצורה זו מספקת הפרדה מוחלטת בין תחומי השעון: (CDC) פורט A קולט נתונים מהמצלמה בקצב של $100MHz$, בעוד פורט B משחרר נתונים לבקר ה-VGA בקצב של $25MHz$.

3.3.3 ממשק הזיכרון וסנכרון נתונים למסך


הכתובת החד-ממדית לזיכרון מחושבת בזמן אמת לפי המיקום במרחב הדו-ממדי: $Address = X + 640 \times Y$. כדי להתגבר על זמן השהיית הקריאה (Read Latency), הנתון הנשלף (doutb) ננעל בתוך אוגר pxl_data_reg, ודגל התצוגה מושהה במחזור אחד (in_display_area_delayed) לצורך שמירה על סנכרון מושלם.



איור 5: תרשים זרימה של עיבוד הפיקסל: מזיכרון ה-BRAM, דרך מנגנון הרישום והסנכרון, ועד לניתוב למרבב ולערוצי ה-RGB



איור 6: סכמה חשמלית של רשת הנגדים (DAC) ומחבר ה-HD-DB15



איור 7: תרשים חשמלי המציג את סולם הנגדים בכרטיס (משמאל) ואת נגד הסיומת במסך (מימין)

4 תוצאות: סימולציות ואימות חומרה (Verification) & Validation)

4.1 מבוא לסימולציות: מבט-על על זרימת נתונים

טרם הצגת גלי הזמן, מופה מרחב העבודה לשני תחומים מרכזיים: תחום הקליטה מהמצלמה (אזור אדום), ותחום התצוגה והקריאה מהזיכרון (אזור כחול). דוח זה ממקד את תהליך האימות בתחום התצוגה.

4.2 אימות לוגי בסביבת ModelSim

4.2.1 אימות מסלול הנתונים והסנכרון: BRAM ↔ Controller VGA


הסימולציה מאמתת את מנגנון ה-Pipeline. ניתן לראות כי רגיסטר הדגימה מונע גליצ'ים, וכי ברגע שדגל in_display_area_delayed עולה ל-'1', הנתון שהמתין ב-doutb מנותב מיידית לערוצי ה-RGB הפיזיים באופן רציף.

4.2.2 אימות חוקיות הפרוטוקול האופקי


□ **מבט-על מחזור שורה (T_s):** המונה האופקי (hsync_reg) סופר באופן רציף מ-0 עד 799 (800 מחזורים) בדיוק לפי התקן.

□ **דופק הסנכרון (T_{pw}):** ספירה מ-0 עד 95 (96 מחזורים) שבה אות hsync מופעל וערוצי ה-RGB מושתקים ל-"0000".

□ **זמן התייצבות (T_{bp}):** 48 מחזורים נוספים של השתקה (144 מחזורים מצטברים מתחילת השורה), כאשר בסיומם נפתח חלון הנתונים.



איור 8: ממשק הקינפוג של ה-Wizard Clocking ב-Vivado



איור 9: תרשים בלוקים של זיכרון ה-BRAM בתצורת Dual-Port


```

-- =====
-- (Address Generation) תהליך יחשוב כתובת הזיכרון
-- באורך 19 בייט BRAM-לכתובת ליניארית ב (X,Y) ממיר את קואורדינטות המסך
-- =====
PROCESS(hsync_reg, vsync_reg, frame_finished, start)
BEGIN
    -- איפוס הכתובת בסוף פריים (חזרה לתחילת המסך/זיכרון)
    IF frame_finished = '1' THEN
        bram_address_next <= (OTHERS => '0');

    -- כאשר המערכת פועלת
    ELSEIF start = '1' THEN
        -- (Active Area) שומר סף: בדיקה האם הקרן נמצאת כעת בתוך האזור הפעיל לתצוגה
        IF hsync_reg >= H_DISPLAY_START AND hsync_reg < (H_DISPLAY_START + FRAME_WIDTH) AND
           vsync_reg >= V_DISPLAY_START AND vsync_reg < (V_DISPLAY_START + FRAME_HEIGHT) THEN

            -- לכתובת ליניארית (X,Y) תרגום מתמטי של הקואורדינטות
            bram_address_next <= to_unsigned(((vsync_reg - V_DISPLAY_START) * FRAME_WIDTH) +
            (hsync_reg - H_DISPLAY_START), 19);

            -- שומרים על הכתובת הנוכחית - Blanking/Porch (בזמן מוחין לאזור הפעיל)
        ELSE
            bram_address_next <= bram_address_reg;
        END IF;

    ELSE
        bram_address_next <= bram_address_reg;
    END IF;
END PROCESS;

-- =====
-- (Pipeline Register) תהליך רישום הנתונים
-- ונועל את הפיקסל הנכנס BRAM (Read Latency) מ-פצה על זמן התגובה של ה
-- =====
PROCESS (pxl_clk)
BEGIN
    -- (25MHz) דגימה סינכרונית לפי שעון הפיקסלים
    IF rising_edge(pxl_clk) THEN
        IF start = '1' THEN
            -- של הזיכרון B רישום 12 בייט הצבע שחוזרים מפורט
            pxl_data_reg <= doutb;
        END IF;
    END IF;
END PROCESS;

```

איור 10: קטע מקוד ה-VHDL המציג את תרגום הקואורדינטות ואת מנגנון ה-Register Pipeline


□ **אזור פעיל (T_{disp}):** מנייה של 640 מחזורים (144 עד 783). אפיק הכתובות `addrb` מייצר כתובות רציפות. היעדר מידע גרפי בסימולציה נובע מנתוני ה-Testbench ולא מחסימה לוגית.

□ **מרווח ביטחון (T_{fp}):** 16 המחזורים האחרונים (784 עד 799) בהם דגל התצוגה יורד ל-'0' והמערכת מושקת כהכנה לסנכרון הבא.


4.3 אימות פיזי על גבי הסיליקון (Post-Silicon Validation)

4.3.1 מעבר מתיאוריה לסיליקון ומגבלת "קופסה השחורה"

בעוד שסביבת ModelSim מהווה סביבה אידיאלית (Zero Latency), המעבר לרכיב פיזי חושף את המערכת להשהיות התפשטות (Propagation Delays). בדיקה חיצונית באמצעות פנינים בלבד מתייחסת ל-FPGA כ"קופסה שחורה" ללא גישה לאותות הבקרה הפנימיים.



איור 11: מבט-על המגדיר את גבולות הגזרה: תחום הקליטה (מסגרת אדומה) אל מול תחום התצוגה (מסגרת כחולה)



איור 12: סימולציית ModelSim המאמתת את מסלול הנתונים והסנכרון בין הזיכרון לבקר

4.3.2 עלות הדיבוג וניתוח Trade-offs בשימוש ב-ILA

לשם דיבוג פנימי הוטמע כלי ה-Analyzer Logic Integrated (ILA). ה-ILA הינו חומרה פיזית הצורכת משאבים רבים על גבי הסיליקון.


מניתוח דוחות ה-Utilization ב-Vivado עולה כי בקר ה-VGA המקורי דרש 1,014 יחידות לוגיות (Slice LUTs), בעוד שמערכת הדיבוג לבדה (u_ila_0 ו-dbg_hub) דרשה 1,732 יחידות נוספות – תוספת של מעל 100% ביחס למערכת התפקודית. נתון זה ממחיש כי ה-ILA מהווה כלי אימות מעולה לפיתוח, אך אינו מתאים למוצר סופי עמוס משאבים.

4.3.3 אימות מסלול הנתונים בזמן אמת ב-ILA

דגימת ה-ILA מתוך הסיליקון מוכיחה התאמה מלאה (1:1) לסימולציית ה-ModelSim. נראה בבירור כי עם פתיחת דגל התצוגה המושהה, המידע מ-doutb ננעל באוגר ומנותב ליציאות ה-RGB. כמו כן,




איור 13: מבט-על של סימולציית מחזור שורה שלם (T_s)




איור 14: אימות דופק הסנכרון האופקי (T_{pw})

באזור ההשחרה אפיק הכתובות קפוא, דבר המונע קריאות שווא מיותרות מהזיכרון.




איור 15: אימות שלב ה-Porch Back (T_{bp})




איור 16: אימות האזור הפעיל (T_{disp})

5 הצעת שדרוג ארכיטקטונית: שילוב AI Edge ומעבד פנימי

[כאן ייכנסו 2 השקפים על ה-MicroBlaze, Pi Raspberry ומודל ה-AI-...]





איור 17: אימות ה-Porch Front (T_{fp})



איור 18: המחשת מגבלת הדיבוג החיצוני: ה-FPGA כקופסה שחורה

6 דיון, סיכום ומסקנות



איור 19: מפת המשאבים על גבי הסייליקון (Device View) המציגה את תוספת החומרה עבור ה-ILA

Design Runs		Timing	Utilization										
Hierarchy													
Name	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	F8 Muxes (15850)	Slice (15850)	LUT as Logic (63400)	Block RAM Tile (135)	DSPs (240)	Bonded IOB (210)	BUFCTRL (32)	MMCME2_ADV (6)		
top	1014	244	210	97	454	1014	103.5	3	37	4	1		
> frame_buffer (blk_mem_gen_0)	459	14	93	36	227	459	103.5	0	0	0	0		
> ov7670_capture (ov7670_capture)	66	78	0	0	37	66	0	1	0	0	0		
> ov7670_configuration (ov7670_configuration)	421	77	117	61	158	421	0	0	0	0	0		
> vga_controller_inst (vga_controller)	57	52	0	0	34	57	0	2	0	0	0		

Design Runs		DRC	Methodology	Power	Timing	Utilization										
Hierarchy																
Name	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	F8 Muxes (15850)	Slice (15850)	LUT as Logic (63400)	LUT as Memory (19000)	Block RAM Tile (135)	DSPs (240)	Bonded IOB (210)	BUFCTRL (32)	MMCME2_ADV (6)	BSCANES (4)			
top	2756	2890	258	113	1289	2561	195	105	3	37	5	1	1			
> dbg_hub (dbg_hub)	449	741	0	0	238	425	24	0	0	0	1	0	0			
> frame_buffer (blk_mem_gen_0)	479	18	93	36	232	479	0	103.5	0	0	0	0	0			
> ov7670_capture (ov7670_capture)	66	78	0	0	37	66	0	0	1	0	0	0	0			
> ov7670_configuration (ov7670_configuration)	421	77	117	61	156	421	0	0	0	0	0	0	0			
> u_ila_0 (u_ila_0)	1283	1901	48	16	628	1112	171	1.5	0	0	0	0	0			
> vga_controller_inst (vga_controller)	47	52	0	0	26	47	0	0	2	0	0	0	0			

איור 20: השוואת דוחות Utilization ב-Vivado לפני ואחרי שילוב ה-ILA

